FPGA per Principianti: VHDL Verilog e System Verilog con quale iniziare
Esistono molti linguaggi di descrizione del hardware (HDL = Hardware Description Language) ma i maggiormente utilizzati sono il VHDL, il Verilog ed il System Verilog. Per un principiante come, ad esempio, uno studente universitario, un perito, un laureato o semplicemente chiunque abbia voglia di imparare a realizzare sistemi elettronici digitali da implementare su FPGA o ASIC, può essere molto difficile capire quale linguaggio utilizzare, studiare ed approfondire. In questo nuovo video andrò spiegare perchè il VHDL sia il linguaggio migliore per un principiante.
VHDL, Verilog e System Verilog. Tre linguaggi di descrizione dell’hardware molto utilizzati, alcuni più in USA (Verilog e System Verilog) altri più in Europa (VHDL). Per chi inizia a mettere le mani su una FPGA o voglia imparare a creare design di sistemi digitali può essere molto complicato capire quale sia il “migliore” linguaggio da utilizzare ed imparare.
Per un principiante il linguaggio di descrizione dell’hardware più adatto è sicuramente quello più vicino all’hardware e quello più distanza da linguaggi di programmazione come C/C++. Creare design digitali non significa assolutamente programmare e il designer di sistemi digitali o l’FPGA Engineer non è in alcun modo un programmatore. Conosce i linguaggi HDL ed è capace di utilizzarli, anche tutti, perchè con il suo lavoro ci ha a che fare quotidianamente ma il suo obiettivo non è scrivere codice bensì descrivere una architettura e realizzarla manutenibile, performante, espandibile e sostenibile.
Il linguaggio HDL più lontano dai classici linguaggi di programmazione ed il mio rigoroso, cosa molto utile per un stimolare un principiante a ragionare in modo razionale e metodico, è il VHDL. Motivo per il quale consiglio il VHDL come primo linguaggio da studiare e da utilizzare a tutti i principianti.
Nel video una descrizione approfondità di quanto scritto.
https://www.youtube.com/watch?v=T4D6cXq2VBU
Saluti ed alla prossima
