In questo articolo andremo a vedere come realizzare in VHDL 4 differenti segnali sfasati di 90° ciascuno o, in altri termini, posti rispettivamente in fase ed in quadratura partendo da un segnale di clock comune. Il codice VHDL realizzato è sia simulabile che sintetizzabile da qualsiasi tool di sintesi e fitting per FPGA….